이상향

안녕하세요! 지난 전자계산기기사 필기 시험에 이어서 이번엔 필답형 실기 시험을 보고 왔습니다! 비인기 종목인 전자계산기기사를 준비하시는분들께 조금이나마 도움이 됐으면 하는 마음에 후기를 남겨보려고 합니다! 전자계산기 시험이란? 전자계산기기사는 한국산업인력공단(Q-net)에서 주관하는 기사 시험으로 필기시험, 실기시험을 차례로 응시해 합격하면 자격이 주어지게 됩니다! 실기시험은 19년도부터 필답형 100%로 바뀌었는데요, 주관식, 회로그리기, 서술형 등 20문제 내외로 출제되며 PBT(Paper Based Test) 방식으로 2시간 30분 이내에 풀어주시면 됩니다! 시험 시간은 9:00까지 입실, 9:30~12:00 동안 치뤄지게 됩니다! 시험시간의 절반이 지난 10:45 이후에는 퇴실이 가능하니, 참고하..

1. CPU가 외부장치와 데이터를 주고받는 방법 3가지에 대하여 기술하시오. - Programmed I/O : CPU가 입출력 프로그램에 따라 주변장치와의 데이터 전송을 제어하는 가장 기본적인 방법 - Interrupt I/O : 입출력 기기의 준비나 동작이 완료되면 CPU로 인터럽트 신호를 발생하여 CPU가 현재 수행중인 프로그램을 중단하고, 입출력 기기와 데이터 전송을 수행한 다음 원래 상태로 복귀하는 방법 - DMA : CPU의 제어를 받지 않고 메모리와 입출력 기기 사이에 직접 데이터 전송을 행하는 방법 2. 다음 회로에서 입력은 A와 V이고 출력이 Y인 논리게이트는? - NOR 게이트 3. 2개의 3*8 디코더로 구성한 4*16 디코더를 그리시오. (단, 디코더의 입력은 X, Y, Z, 인에이블..

안녕하세요! 이번에는 2013년 임베디드기사 필기 기출문제를 정리하겠습니다. 1. VHDL Design Unit 표현 중 다음 설명에 해당하는 것은? 설계 회로의 내부 동작 또는 연결 구조를 기술한다. ① Entity 선언 Unit ② Configuration 선언 Unit ③ Architecture body Unit ④ Package 선언 Unit 2. 프로그램 가능 논리 소자의 3가지 주요 형태가 아닌 것은? ① SPLD ② CPLD ③ SMD ④ FPGA 3. HDL에 대한 설명 중 잘못된 것은? ① 회로도를 이용한 설계에 비해 복잡하다는 것이 단점이다. ② 하드웨어를 제작하는 데 있어 회로도를 이용한 설계가 아니라 언어를 이용한 설계이다. ③ ASIC 뿐만 아니라 CPLD/FPGA 설계에 광범위하..

안녕하세요! 임베디드기사 쓸모 여부와 상관없이, 임베디드기사 필기 시험을 접수해놓고나서 보니 공부할 자료가 많지 않아서 구글링해서 나오는 필기 기출문제를 정리하면서 공부해보려합니다! 1. VHDL의 기본문법에 대한 설명이 틀린 것은? ① VHDL은 대소문자를 구분하지 않는다. ② 문장 간의 구별은 콜론(:)으로 표시한다. ③ '- -' 이후는 해당 줄의 끝까지 주석 처리가 된다. ④ 문장의 첫 글자는 숫자 또는 특수 문자를 사용할 수 없다. 2. 인터럽트 지연으로 인한 시스템 성능 저하를 방지하기 위한 방법으로 옳지 않는 것은? ① 무분별한 인터럽트 금지는 인터럽트 지연을 증가시키므로 인터럽트 금지의 남발을 막아야 한다. ② 낮은 우선순위의 인터럽트는 응답시간이 상대적으로 덜 중요하지만 한없이 대기하여 ..

안녕하세요! 이전글에 이어서, 2019년 임베디드기사 필기 기출문제를 정리해보겠습니다. [임베디드기사] 2019년 임베디드기사 필기 기출문제(1과목 임베디드 하드웨어) 안녕하세요! 임베디드기사 쓸모 여부와 상관없이, 임베디드기사 필기 시험을 접수해놓고나서 보니 공부할 자료가 많지 않아서 구글링해서 나오는 필기 기출문제를 정리하면서 공부해보려합니 it-utopia.tistory.com 21. 임베디드 시스템에서 전력 소비가 가장 적은 것은? ① LCD ② CPU ③ Sound Card ④ Memory-Network Card 22. CPU의 전원 관리 중 슬립(Sleep) 모드에 대한 설명으로 가장 옳은 것은? ① CPU와 대부분의 주변 장치에 대한 전원이 꺼진 상태로 최저의 전력을 소비하는 모드이다. ② ..